当前位置: 首页 版块 Matlab/Simulink
MathWorks针对HDL Coder设立了专门的建模标准,其中对于Simulink模型、MATLAB函数模块、Stateflow状态机建模都做了详细描述。为了能够保证生成的HDL代码高效的实现各种基本功能,在HDL建模上应遵循该这一标准。
DO-254标准针对硬件设计生命周期提供了完整的流程说明。使用Simulink和HDL Coder进行基于模型的FPGA设计,便于DO-254标准的实施,如下图所示。
STARC标准为使用Verilog和VHDL进行寄存器传输级描述提供了一套分析规则。用HDL Coder生成代码能够避免手工编码引入的常见错误,并能够对生成的RTL代码进行灵活的定制化。通过对模型的检查以避免违反设计规则,并通过与设计规则检查器紧密集成以检查生成RTL代码的有效性,从而使设计符合STARC标准。
HDL Coder支持生成HDL编码标准合规报告,从该报告可以看出模型中导致生成HDL代码不符合规范的原因,如下图所示。
通过HDLCodingStandardCustomizations属性或在HDL Workflow Advisor中进行设置,HDL Coder对定制编码标准提供了支持,如下图所示。
同时,HDL Coder能够生成第三方代码检查工具的脚本,用于自动对生成的HDL代码进行合规性检查,如下图所示。
请登录后评论~